TMS320C2000 芯片结构及性能概述

jincaizi

第1章  芯片结构及性能概述
系列是美国TI公司推出的最佳测控应用的定点DSP芯片，其主流产品分为四个系列：C20x、C24x、C27x和C28x。C20x可用于通信设备、数字相机、嵌入式家电设备等；C24x主要用于数字马达控制、电机控制、工业自动化、电力转换系统等。近年来，TI公司又推出了具有更高性能的改进型C27x和C28x系列芯片，进一步增强了芯片的接口能力和嵌入功能，从而拓宽了数字信号处理器的应用领域。
& j( p$ d! X& i: u7 S# ETMS320C28x系列是TI公司最新推出的DSP芯片，是目前国际市场上最先进、功能最强大的32位定点DSP芯片。它既具有数字信号处理能力，又具有强大的事件管理能力和嵌入式控制功能，特别适用于有大批量数据处理的测控场合，如工业自动化控制、电力电子技术应用、智能化仪器仪表及电机、马达伺服控制系统等。本章将介绍TMS320C28x系列芯片的结构、性能及特点，并给出该系列芯片的引脚分布及引脚功能。
1.1  TMS320C28x系列芯片的结构及性能
( ~3 E+ g. Z) @1 S+ v0 I" ^, qC28x系列的主要片种为TMS320F2810和TMS320F2812。两种芯片的差别是：F2812内含128K×16位的片内Flash存储器，有外部存储器接口，而F2810仅有64K×16位的片内Flash存储器，且无外部存储器接口。其硬件特征如表1-1所示。
表1-1  硬件特征
/ i" R: q' `" q+ @特    征        F2810        F2812
/ o" a1 U5 a5 N; X' L3 h指令周期（150MHz）        6.67ns        6.67ns
1 M; a: T& p! j- N- SSRAM（16位/字）        18K        18K
3.3V片内Flash（16位/字）        64K        128K
片内Flash/SRAM的密钥        有        有
2 |) h# f8 |% E% eBoot ROM        有        有
; Q2 q8 c3 j+ N) n掩膜ROM        有        有
外部存储器接口        无        有
事件管理器A和B（EVA和EVB）        EVA、EVB        EVA、EVB
: E: l6 B! l7 F( K6 C   *通用定时器        4        4
   *比较寄存器/脉宽调制        16        16
0 h1 O$ c- [1 @, Q4 Q: G# @* F6 S   *捕获/正交解码脉冲电路        6/2        6/2
看门狗定时器        有        有
12位的ADC        有        有
   *通道数        16        16
# |6 j7 Q+ Z3 g6 P续表
! X& l) S- a) B特    征        F2810        F2812
; c# S- p! r, i) q: z! |& Y& I32位的CPU定时器        3        3
串行外围接口        有        有
/ l9 u( E) D+ p/ ~$ v- P' w# h串行通信接口（SCI）A和B        SCIA、SCIB        SCIA、SCIB
: v) H% H4 V7 I& d; E) v控制器局域网络        有        有
多通道缓冲串行接口        有        有
  K* y- i1 q% O0 ^数字输入/输出引脚（共享）        有        有
外部中断源        3        3
! n9 d; q) h1 o% Y' j供电电压        核心电压1.8V
. S0 \, B- j2 \4 BI/O电压3.3V        核心电压1.8V
  z* [! {# F  m9 x, v  [( `" T7 rI/O电压3.3V
2 @% T5 c# z0 E5 h封装        128针PBK        179针GHH，176针PGF
- c; u- N. t, z2 W( C/ r温度选择‡         A：-40℃ ~ +85℃
2 U  J8 p2 s5 p2 a1 B                  S：-40℃ ~ +125℃        PBK
仅适用于TMS        PGF和GHH
仅适用于TMS
产品状况‡‡
产品预览（PP）
: t8 C* C6 B  o' ]+ _高级信息（AI）
- B9 Q: W. x  A  R& D( E  @2 F产品数据（PD）        AI
& E9 c. M! [0 q  V* `" t（TMP）‡‡‡        AI
（TMP）‡‡‡
; X9 o6 w; ?. E* s  }; q3 Q
' m$ g  z# |# K; `* g! s" q注：‡        “S”是温度选择（-40℃ ~ +125℃）的特征化数据，仅对TMS是适用的。
& i' c: x( \8 W% }2 z‡‡        产品预览（PP）：在开发阶段的形成和设计中与产品有关的信息，特征数据和其他规格是设计的目标。TI保留了正确的东西，更换或者终止了一些没有注意到的产品。
高级信息（AI）：在开发阶段的取样和试制中与新产品有关的信息，特征数据和其他规格用以改变那些没有注意到的东西。
" s1 [+ C. ^/ l+ ~% x产品数据（PD）：是当前公布的数据信息，产品遵守TI的每项标准保修规格，但产品加工不包括对所有参数的测试。
! {9 E8 a; q4 c# G‡‡‡        TMP：最终的硅电路小片，它与器件的电气特性相一致，但是没有进行全部的品质和可靠性检测。
8 p6 d9 ?1 `; ?
3 j, x  d* j$ h# n7 {C28x系列芯片的主要性能如下。
$ h1 O% e9 q4 F1．        高性能静态CMOS（Static CMOS）技术
        150MHz（时钟周期6.67ns）（最大）
. I6 x8 Z7 f3 ?" {) Q% l        低功耗（核心电压1.8V，I/O口电压3.3V）
        Flash编程电压3.3V
1 D+ W2 ?! }' U/ {) ]2．        JTAG边界扫描（Boundary Scan）支持
3．        高性能的32位中央处理器（TMS320C28x）
( F& t* l$ q, b& U+ U& U( q        16位×16位和32位×32位乘且累加操作
        16位×16位的两个乘且累加
        哈佛总线结构（Harvard Bus Architecture）
* C* @+ L' f; n# T        强大的操作能力
        迅速的中断响应和处理
* h! I4 ]* r" m) B" [3 s+ }7 k        统一的寄存器编程模式
        可达4兆字的线性程序地址
        可达4兆字的数据地址
        代码高效（用C/C++或汇编语言）
* |8 q$ S8 ]/ J3 ]  ^        与TMS320F24x/LF240x处理器的源代码兼容
4．        片内存储器
        8K×16位的Flash存储器
$ p1 j% X! r* u! y        1K×16位的OTP型只读存储器
) n: V( m  [) j- h, t" m% [8 ]        L0和L1：两块4K×16位的单口随机存储器（SARAM）
        H0：一块8K×16位的单口随机存储器
        M0和M1：两块1K×16位的单口随机存储器
5．        根只读存储器（Boot ROM）4K×16位
7 y7 _$ I) a0 L) ^        带有软件的Boot模式
        标准的数学表
6．        外部存储器接口（仅F2812有）
        有多达1MB的存储器
- r# p" |& m- Q+ c4 f        可编程等待状态数
) h; k* @4 l6 O5 X3 ^, i        可编程读/写选通计数器（Strobe Timing）
        三个独立的片选端
* Y& b6 l$ t" ]" s7 E) f+ P) V2 p' U7．        时钟与系统控制
        支持动态的改变锁相环的频率
5 N$ G$ t) t% L        片内振荡器
  U" M4 s$ D( k' c: V        看门狗定时器模块
! V0 B) W& ~6 e2 ?7 ^2 p8．        三个外部中断
! W, R" {) S3 n9．        外部中断扩展（PIE）模块
( Y; v# Q# Q3 {: j8 @; ~        可支持96个外部中断，当前仅使用了45个外部中断
10．128位的密钥（Security Key/Lock）
        保护Flash/OTP和L0/L1 SARAM
        防止ROM中的程序被盗
11．3个32位的CPU定时器
# r- M' P1 O& O$ S: k' f  U12．马达控制外围设备
9 o9 m4 W, q3 ]$ K  |! f8 m/ e        两个事件管理器（EVA、EVB）
  A! Q. X1 t5 r        与C240兼容的器件
& H% ^$ S' t: |- [+ U2 p: Q13．串口外围设备
        串行外围接口（SPI）
        两个串行通信接口（SCIs），标准的UART
7 @6 ~9 J, K0 ]9 C& d        改进的局域网络（eCAN）
0 U. Y/ p% n- \3 m, y7 d% \' b' H        多通道缓冲串行接口（McBSP）和串行外围接口模式
5 k1 g! U% {+ k1 D) |6 r. g5 L14．12位的ADC，16通道
        2×8通道的输入多路选择器
        两个采样保持器
        单个的转换时间：200ns
        单路转换时间：60ns
15．最多有56个独立的可编程、多用途通用输入/输出（GPIO）引脚
16．高级的仿真特性
8 o; m1 b( I8 J  t. D' `% s        分析和设置断点的功能
, ~5 ^! d. J/ `. R# h; u        实时的硬件调试
17．开发工具
5 o$ S, E9 B, d9 j* c0 e; T+ C; W4 l        ANSI C/C++编译器/汇编程序/连接器
        支持TMS320C24x/240x的指令
        代码编辑集成环境
        DSP/BIOS
        JTAG扫描控制器（TI或第三方的）
        硬件评估板
18．低功耗模式和节能模式
        支持空闲模式、等待模式、挂起模式
        停止单个外围的时钟
19．封装方式
        带外部存储器接口的179球形触点BGA封装
0 \& ?8 N5 R1 p4 P2 O        带外部存储器接口的176引脚低剖面四芯线扁平LQFP封装
* C' x% F$ |- u( m7 @1 U2 q        没有外部存储器接口的128引脚贴片正方扁平PBK封装
20．温度选择
        A：-40℃ ~ +85℃
        S：-40℃ ~ +125℃
, J: Y' Q/ G( z2 w* E& BC28x系列芯片的功能框图如图1-1所示。


代码保护的模块
, q) _/ j7 J3 z1 Y9 p: {图1-1  C28x功能框图
2 i, Z4 |2 {$ x) y6 }5 C  U* G7 v& |注：+ 器件上提供96个中断，45个可用；+ XINTF在F2810上不可用。
1.2  引脚分布及引脚功能
; O6 t4 L" |9 N# KTMS320F2812芯片的封装方式为179引脚GHH球形网格阵列BGA（Ball Grid Array）封装和176引脚PGF低剖面四芯线扁平LQFP（Low-profile Quad）封装，其引脚分布分别如图1-2（BGA封装底视图）和图1-3（LQFP封装顶视图）所示。TMS320F2810芯片的封装方式为128引脚PBK LQFP封装，其引脚分布情况如图1-4（顶视图）所示。
2 W' D2 \' R1 r; t表1-2详细描述了芯片F2810和F2812的引脚功能及信号情况。所有输入引脚的电平均与TTL兼容；所有引脚的输出均为3.3V CMOS电平；输入不能承受5V电压；上拉电    流/下拉电流均为100μA。所有引脚的输出缓冲器驱动能力（有输出功能的）典型值是4mA。

2 [( z5 K  Y+ f+ {0 L6 [- G6 `图1-2  179引脚BGA封装底视图

6 F, X: J# [2 u% m! V/ J5 |
图1-3  176引脚LQFP封装顶视图

图1-4  128引脚PBK封装顶视图
3 I) ]: V$ _7 |- S
2 D5 U' \" g5 y+ q+ G5 @表1-2  引脚功能和信号情况‡
名  字        引脚号        I/O/Z        PU/PDS        说    明
. p7 |% \) N* M+ }, x. ~        179针GHH
% M. m1 D! a- a8 V2 U0 h2 P封装        176针PGF
封装        128针PBK
封装                       
4 }& k' |* L  q2 Y6 |XINTF信号（只限于F2812）
" A& _/ t  w& k! u3 x1 KXA[18]        D7        158        —        O/Z        —       
3 ~1 h/ G* x% Q( |XA[17]        B7        156        —        O/Z        —       
XA[16]        A8        152        —        O/Z        —       
; k4 K9 b2 ^- EXA[15]        B9        148        —        O/Z        —       
+ g' e4 w9 `% A7 y* ]7 c! D5 VXA[14]        A10        144        —        O/Z        —       
1 ^" _! Z2 B  zXA[13]        E10        141        —        O/Z        —       
6 O6 T# d9 t3 R8 H8 c5 j. hXA[12]        C11        138        —        O/Z        —        19位地址总线
XA[11]        A14        132        —        O/Z               
XA[10]        C12        130        —        O/Z        —       
XA[9]        D14        125        —        O/Z        —       
2 y" [6 U0 O2 X7 B0 X! O0 KXA[8]        E12        125        —        O/Z        —       
/ a+ y' z- [9 N/ A/ S8 TXA[7]        F12        121        —        O/Z        —       
" ?" \8 i9 A6 m% t, R  F  SXA[6]        G14        111        —        O/Z        —       
XA[5]        H13        108        —        O/Z        —       
XA[4]        J12        103        —        O/Z        —       
XA[3]        M11        85        —        O/Z        —       
' A" Q! s+ Y/ IXA[2]        N10        80        —        O/Z        —       
' y4 _$ ^+ A; S+ U- F  ?3 I3 ZXA[1]        M2        43        —        O/Z        —       
4 x5 b$ |& d5 Z/ w, i. W2 iXA[0]        G5        18        —        O/Z        —       
6 s4 E* q: x) U$ r  hXD[15]        A9        147        —        I/O/Z        PU        16位数据总线
XD[14]        B11        139        —        I/O/Z        PU       
XD[13]        J10        97        —        I/O/Z        PU       
' z7 l! g" B8 A2 N2 KXD[12]        L14        96        —        I/O/Z        PU       
: n( i' y! r6 BXD[11]        N9        74        —        I/O/Z        PU       
( _% ^7 M8 N5 v2 DXD[10]        L9        73        —        I/O/Z        PU       
XD[9]        M8        68        —        I/O/Z        PU       
* y3 ~4 Z1 v: A) wXD[8]        P7        65        —        I/O/Z        PU       
6 g" {, Y! S" _  hXD[7]        L5        54        —        I/O/Z        PU       
XD[6]        L3        39        —        I/O/Z        PU       
XD[5]        J5        36        —        I/O/Z        PU       
XD[4]        K3        33        —        I/O/Z        PU       
  |5 w& D6 s! ?XD[3]        J3        30        —        I/O/Z        PU       
$ C, T3 k( G( R; c: ]XD[2]        H5        27        —        I/O/Z        PU       
XD[1]        H3        24        —        I/O/Z        PU       
1 z  ?( @5 i& U4 IXD[0]        G3        21        —        I/O/Z        PU       
8 }0 m) Y: T' m. o1 c9 H# g续表
6 s4 f/ I1 _& R  ?; H; G+ T名  字        引脚号        I/O/Z        PU/PDS        说    明
        179针GHH
9 y/ H1 j# I$ m' j7 P& I2 A8 L3 v+ W- R) _封装        176针PGF
1 N2 {6 r! m0 T封装        128针PBK
' k. x- t2 n* g- \4 t# k" \+ t封装                       
* X' D2 ]: m1 v5 y* X1 h: `XINTF信号（仅F2812）
6 e3 ~" C5 q* y* R( G$ ^XMP/
F1        17        —        I        PU        可选择微处理器/微计算机模式。可以在两者之间切换。为高电平时外部接口上的区域7有效，为低电平时区域7无效，可使用片内的Boot ROM功能。复位时该信号被锁存在XINTCNF2寄存器中，通过软件可以修改这种模式的状态。此信号是异步输入，并与XTIMCLK同步

( h3 a3 Q+ N$ @E7        159        —        I        PU        外部DMA保持请求信号。 为低电平时请求XINTF释放外部总线，并把所有的总线与选通端置为高阻态。当对总线的操作完成且没有即将对XINTF进行访问时，XINTF释放总线。此信号是异步输入并与XTIMCLK同步
% a5 F) n$ I6 F9 D; l         K10        82        —        O/Z        —        外部DMA保持确认信号。当XINTF响应 的请求时 呈低电平，所有的XINTF总线和选通端呈高阻态。 和 信号同时发出。当 有效（低）时外部器件只能使用外部总线
# K3 _; V9 M8 i2 x9 J, O+ ~         P1        44        —        O/Z        —        XINTF区域0和区域1的片选，当访问XINTF区域0或1时有效（低）

0 f2 e2 ?: F0 X8 jP13        88        —        O/Z        —        XINTF区域2的片选。当访问XINTF区域2时有效（低）
0 i6 L) t- M) e8 J# ^+ [. g         B13        133        —        O/Z        —        XINTF区域6和7的片选。当访问区域6或7时有效（低）
- M6 b. v$ @+ h* M  M7 B5 q
. x. v7 c- B$ ?2 A& r% J& bN11        84        —        O/Z        —        写有效。有效时为低电平。写选通信号是每个区域操作的基础，由XTIMINGx寄存器的前一周期、当前周期和后一周期的值确定

+ z8 R! h" K1 S' V$ x8 p) {- hM3        42        O/Z        —        —        读有效。低电平读选通。读选通信号是每个区域操作的基础，由XTIMINGx寄存器的前一周期、当前周期和后一周期的值确定。注意： 和 是互斥信号
( L# O& Y9 A5 a
+ b9 S4 @; `2 ]; SXR/
) u! ?( t7 S+ d! x- O' L5 EN4        51        —        O/Z        —        通常为高电平，当为低电平时表示处于写周期，当为高电平时表示处于读周期
3 W1 |- U& J0 x7 v# I9 \4 m续表
名  字        引脚号        I/O/Z        PU/PDS        说    明
        179针GHH
2 G5 \+ V  ^8 [2 K+ B  ]# i+ ^, u封装        176针PGF
8 W, {, R3 k% o. J! N封装        128针PBK
封装                       
XREADY        B6        161        —        I        PU        数据准备输入，被置1表示外设已为访问做好准备。XREADY可被设置为同步或异步输入。在同步模式中，XINTF接口块在当前周期结束之前的一个XTIMCLK时钟周期内要求XREADY有效。在异步模式中，在当前的周期结束前XINTF接口块以XTIMCLK的周期作为周期对XREADY采样3次。以XTIMCLK频率对XREADY的采样与XCLKOUT的模式无关
& H% o3 y" O$ P1 V1 \, q! C& jJTAG和其他信号
& J4 ^+ o0 x& xX1/XCLKIN        K9        77        58        I                振荡器输入/内部振荡器输入，该引脚也可以用来提供外部时钟。28x能够使用一个外部时钟源，条件是要在该引脚上提供适当的驱动电平，为了适应1.8V内核数字电源（VDD），而不是3.3V的I/O电源（VDDIO）。可以使用一个嵌位二极管去嵌位时钟信号，以保证它的逻辑高电平不超过VDD（1.8V或1.9V）或者去使用一个1.8V的振荡器
X2        M9        76        57        I                振荡器输出
! W) z$ O: X6 |0 X0 u( E* U, j7 eXCLKOUT        F11        119        87        O        —        源于SYSCLKOUT的单个时钟输出，用来产生片内和片外等待状态，作为通用时钟源。XCLKOUT与SYSCLKOUT的频率或者相等，或是它的1/2，或是1/4。复位时XCLKOUT = SYSCLKOUT/4
TESTSEL        A13        134        97        I        PD        测试引脚，为TI保留，必须接地

D6        160        113        I/O        PU        器件复位（输入）及看门狗复位（输出）。器件复位，XRS使器件终止运行，PC指向地址0x3F FFC0（注：0xXX XXXX中的0x指出后面的数是十六进制数。例如0x3F FFC0=3FFFC0h）当XRS为高电平时，程序从PC所指出的位置开始运行。当看门狗产生复位时，DSP将该引脚驱动为低电平，在看门狗复位期间，低电平将持续512个XCLKIN周期。该引脚的输出缓冲器是一个带有内部上拉（典型值100mA）的开漏缓冲器，推荐该引脚应该由一个开漏设备去驱动
TEST1        M7        67        51        I/O        —        测试引脚，为TI保留，必须悬空
TEST2        N7        66        50        I/O        —        测试引脚，为TI保留，必须悬空
  t9 X" l( n" z9 y" P
续表
5 W4 a* L* I& {6 b" x4 @% [名  字        引脚号        I/O/Z        PU/PDS        说    明
$ T! C2 i, Q$ E; R/ K" Q        179针GHH
封装        176针PGF
封装        128针PBK
封装

jincaizi

对TMS320C32的开发可以用汇编语言,也可以用C语言。使用汇编语言的优点在于运行速度快、可以充分利用芯片的硬件特性,但开发速度较慢,程序的可读性差;而C语言的优势在于编程容易、调试快速、可读性好,可以大大缩短开发周期,但C语言对于其片内的没有映射地址的特殊功能寄存器不能操作,如IF和IE,AR0～AR7等。

       1.2 FPGA模块
8 N4 t5 y5 z- }# y  \$ |
        该部分主要功能为一个4通道的针对光栅尺的脉冲计数器
# W% p. T6 G5 o,此外,还承担部分地址译码的工作。但由于脉冲计数频率高,计数量大,所以必须选择高容量、高性能的可编程逻辑器件。
  A/ o9 h! Q' j# ]8 u  e
       ALTERA FLEX(Flexible Logic Element Matrix)10K 系列FPGA,规模从一万门到十万门,可提供720～5392个触发器及6144～24576位RAM,提供30ns、40ns及50ns等几个速率等级,可适应18～105MHz的信号处理速率。ALTERA FLEX10K系列FPGA主要由输入输出单元IOE、掩埋阵列EAB、逻辑阵列LAB及内部连线组成。EAB是在输入和输出端口加有寄存器的RAM块,其容量可灵活变化。所以,EAB不仅可以用于存储器,还可以事先写入查表值来用它构成如乘法器、纠错逻辑等电路。当用于RAM时,EAB可配制成多种形式的字宽和容量。

# l& x- S, V* s  |        LAB主要用于逻辑电路设计,一个LAB包括8个逻辑单元LE,每一个LAB提供4个控制信号及其反相信号,其中两个可用于时钟信号。每一个LE包括组合逻辑及一个可编程触发器。触发器可被配成D,T,JK,RS等各种形式。IOE提供全局的时钟及清零信号输入端口,还提供具有可编程性的各种输入输出端口,如低噪声端口、高速端口等。

       FLEX10K系列芯片是ALTERA公司新近推出的PLD产品。与ALTERA公司先前推出的MAX7000系列EPLD相比,FLEX10K(以下简称10K)系列具有更加丰富的内部资源(最多可达10万门),更加充裕的可配置的I/O管脚(最多达406条)。再加上其低廉的价格,使得10K系列芯片受到越来越多用户的欢迎。
$ H$ c1 J8 T4 _0 a* I" K3 x
0 N+ }, c% `& m& R       基于以上原因,我们在本方案中采用ALTERA FLEX10K10,并且考虑到以后设计的连续性,我们可以无需更改硬件电路,就可以更换性能更高的、相同尺寸、相同管脚配置的ALTERA FLEX10K20。
! A; m0 o" |( u" a
       1.3 PC通信接口模块
7 c6 S; q8 l, I1 o2 _  @+ h
% O- o" S0 Z& k5 D! g$ l* `        该模块选用16位的ISA总线与PC相连,CY7C133双口RAM用作数据缓冲。

$ m3 H: H: ~5 v* h0 f  ]/ g       ISA总线的使用十分灵活、方便,而且I/O操作比较简单。虽然ISA总线的引脚多但并不是都要用到的,关键是几个固定引脚的应用,例如：I/O CH RDY、I/OR、I/OW、ALE、数据线和地址线,结合起来实现通信。
6 ]* T5 R! ~; n8 x; Y8 }               
        在本系统中,双口RAM的 PC端地址线并没有直接采用ISA过来的地址线,而是由FPGA内部地址计数器给定。这是因为,ISA总线上大部分地址都已经被PC系统分配好,直接把2K的双口RAM数据空间映射到ISA总线上并不现实;而且控制系统与PC交换的数据基本上是一系列加工点的坐标参数,采用顺序访问对性能没有影响。因此采用地址计数器方式的顺序访问,完全能够达到设计的要求。
, F$ j2 {0 ~& j% B1 ^  W; G
       具体做法是：ISA地址线的A2～A9接到地址比较器74LS688,与设定好的地址作比较,74LS688的片选信号由ISA的IOR和IOW的“与”提供（IOR和IOW在ISA总线访问端口时低有效）,A0,A1接到FPGA,用于选择FPGA内部4个功能不同的寄存器。ISA的ALE用于触发FPGA 内部逻辑功能,锁存ISA总线过来的信号,如图2所示。

( `  G$ }! A) G, r+ d6 q  a+ X5 k        当访问地址清零寄存器时,地址计数值清零;当访问地址增加寄存器时,地址计数值增加“1”。如此类推,访问不同的寄存器就对地址计数值完成不同的操作,把地址计数值直接作为地址送给双口RAM,就可以实现ISA总线访问双口RAM了。

& f4 f5 i7 h  P3 d' r       1.4 输出模块
; n+ e3 A" [2 H' e% s8 n$ N
&nbs
p;      输出模块采用模拟输出,经外部放大驱动电机的方案。D/A转换芯片选择DAC7744。
0 R$ t8 F" p/ U: L; ?/ x) g7 _
       DAC7744是高性能的4通道16位高速D/A,主要特点如下：
% e7 J1 Q% E# w1 K4 p# _3 t/ G
' n- ~5 F1 R- [0 h! P● 输出通道：独立4 路
● 输出信号范围：0～5V;0～10V;±5V;±10V
● 输出阻抗：≤2Ω
& n, X, R& f$ g6 R4 G$ f' J● D/A转换器件：DAC7744
● D/A转换分辨率：16位
5 [5 Z1 \/ s& [3 I* Y● D/A转换码制：二进制原码（单极性） 二进制偏移码（双极性）
# O9 H+ Z8 n) ~  n● D/A转换时间：≤1μs
● D/A转换综合误差：≤0.02% FSR
/ h- G/ p' K7 n" ]% M4 c● 电压输出方式负载能力：5mA/路
2 V9 J1 y- C6 K- ~! t
8 H+ D- ^( W; f8 b8 q       1.5 存储模块
            

) }2 N- W4 i7 w  k& h% W4 p       存储模块用于存储系统程序和数据,主要由SRAM(2片CY7C1021)和FLASH（AM29F400B）组成。外围存储电路如图3所示。
       2 软件设计

. w# g2 z( K4 Y! g8 O6 h! v3 g        该运动控制卡应用时插在工控机的ISA槽上,与上位机配合工作。首先在上位NC机输入加工曲线,由上位机做粗插补,然后把数据通过ISA接口传递给控制卡。控制卡对接收到的数据再做细插补——采用三次B样条插值,然后发送给DA,驱动电机运动。DSP通过FPGA进行脉冲计数,读出直线电机光栅尺的反馈信息,然后采用离散PID控制算法调整,以便于电机运动控制的最优化。
+ I; }* z$ g8 z' V8 u$ ^0 V) z
        运动控制算法的核心是先用B样条插值法把目标点进一步细化,使运动曲线更平滑,然后在运动过程中采用PID算法进行调整,最终达到高速高精的设计要求,图3给出了系统软件流程图。

       2.1 B样条插值
4 |7 Y4 @- ]2 w( e) e$ Q                  
  U. j! i' v8 B' c
9 r7 N7 F' j3 y0 L: d! V6 Q       目前许多先进的CAD/CAM系统都采用了B样条曲线。其特点是,可用统一的数学形式精确表示分析曲线（如直线,圆锥曲线等）和自由曲线（如均匀B样条曲线等）,因而便于用统一的数据库管理、存储,程序量可以大大减少;非均匀B样条曲线定义中的权因子使外形设计更加灵活方便,设计人员通过调整具有直观几何意义的点、线、面元素即可达到预期的效果。
5 Q4 p. D1 c( F$ V
       本系统采用三次B样条曲线作为精插补算法,该算法应用在控制卡中可以得到比较满意的效果。计算过程中只需要相邻4个点的位置数据,(x0,y0),(x1,y1),(x2,y2),(x3,y3),就可以构造出平滑的曲线。

       公式以坐标分量形式表示为：
                 

7 Z8 C$ i6 p9 p. B# `3 i7 c       2.2 PID控制
5 w2 b$ ^6 A, F7 D+ k( s$ p
/ |/ ^  L7 s% F" w        在控制领域中,PID控制算法是一种常用的算法,PID是比例、积分、微分的缩写。PID的合理的参数估计、比较,可以通过MATLAB的传递函数模型仿真来得到。

" p- f4 p9 W  M) b        由于该系统是数字系统,采用的都是数字量,所以必须把PID算法离散化才能使用。又由于系统的存储空间有限,算法的存储空间开销不能太大,所以采用了离散化的增量式PID算法。该算法在运算过程中只需要保留最近3次的误差数据,就能够推导出下一次的输出量,节省了大量的数据空间,提高了运算速度,有很强实用价值。
, a1 X2 L) J" g' T' D
: j5 v6 g% t6 P# _) N  z0 P   &nb
  L/ Q+ X7 j4 i+ esp;   公式如下：
! {$ R! X4 ]. d% y        
; B" i2 Z1 h. K
/ L" j, X  u/ k- I8 E" L        μ( k ),μ( k-1 )分别是k和k-1时刻的输出量,在系统中体现为DA的输出量。
/ k9 J. [6 l( T$ N# Q# T6 @        e( k ),e( k-1 ),e( k-2 )分别是k,k-1,k-2 时刻的偏差值,在系统中体现为该时刻实际位置与目标位置的偏差。
% {# t- A' p, j+ L        T,Td,Ti,Kp是PID公式的常量,不同的数值代表着PID系统的微分、积分、比例调节作用的强度和效果。
       3 小结

        在开放式数控系统中应用基于DSP+FPGA的运动控制卡,DSP承担了CNC系统中实时性要求较高的模块功能。利用DSP高速运算能力和实时信号处理能力,采用先进的Bspline插补算法,使该DSP运动控制卡具有高速、高精度的性能,结合FPGA芯片的先进技术,使该运动控制卡的集成性、可靠性大大提高。本运动控制卡目前是基于ISA总线设计的,今后将考虑把该系统移植到PCI总线上,将能进一步提高系统的处理速度能力,适应更高要求。