PCB技术帖总汇

efan00221

AOI与ICT测试技术 一、AOI测试技术
    AOI是近几年才兴起的一种新型测试技术，但发展较为迅速，目前很多厂家都推出了AOI测试设备。当自动检测时，机器通过摄像头自动扫描PCB，采集图像，测试的焊点与数据库中的合格的参数进行比较，经过图像处理，检查出PCB上缺陷，并通过显示器或自动标志把缺陷显示/标示出来，供维修人员修整。
- Z( D" U; j1 p1、实施目标:实施AOI有以下两类主要的目标：
4 o7 _, J' L" O! L* y- p
    （1）最终品质(End quality)。对产品走下生产线时的最终状态进行监控。当生产问题非常清楚、产品混合度高、数量和速度为关键因素的时候，优先采用这个目标。AOI通常放置在生产线最末端。在这个位置，设备可以产生范围广泛的过程控制信息。
    （2）过程跟踪(Process tracking)。使用检查设备来监视生产过程。典型地包括详细的缺陷分类和元件贴放偏移信息。当产品可靠性很重要、低混合度的大批量制造、和元件供应稳定时，制造商优先采用这个目标。这经常要求把检查设备放置到生产线上的几个位置，在线地监控具体生产状况，并为生产工艺的调整提供必要的依据。
2、放置位置
    虽然AOI可用于生产线上的多个位置，各个位置可检测特殊缺陷，但AOI检查设备应放到一个可以尽早识别和改正最多缺陷的位置。有三个检查位置是主要的：
    （1）锡膏印刷之后。如果锡膏印刷过程满足要求，那么ICT发现的缺陷数量可大幅度的减少。典型的印刷缺陷包括以下几点：
    A.焊盘上焊锡不足。
/ `* ?# E5 @$ j- k* `4 y( m    B.焊盘上焊锡过多。
" V$ u5 E6 O; m4 t    C.焊锡对焊盘的重合不良。
) B, ?( v% F. X, c7 ^, L% r    D.焊盘之间的焊锡桥。
    在ICT上，相对这些情况的缺陷概率直接与情况的严重性成比例。轻微的少锡很少导致缺陷，而严重的情况，如根本无锡，几乎总是在ICT造成缺陷。焊锡不足可能是元件丢失或焊点开路的一个原因。尽管如此，决定哪里放置AOI需要认识到元件丢失可能是其它原因下发生的，这些原因必须放在检查计划内。这个位置的检查最直接地支持过程跟踪和特征化。这个阶段的定量过程控制数据包括，印刷偏移和焊锡量信息，而有关印刷焊锡的定性信息也会产生。
8 T0 B8 }; l. a# ]5 I; i9 S+ t. W8 j, v    （2）回流焊前。检查是在元件贴放在板上锡膏内之后和PCB送入回流炉之前完成的。这是一个典型地放置检查机器的位置，因为这里可发现来自锡膏印刷以及机器贴放的大多数缺陷。在这个位置产生的定量的过程控制信息，提供高速片机和密间距元件贴装设备校准的信息。这个信息可用来修改元件贴放或表明贴片机需要校准。这个位置的检查满足过程跟踪的目标。
    （3）回流焊后。在SMT工艺过程的最后步骤进行检查，这是目前AOI最流行的选择，因为这个位置可发现全部的装配错误。回流焊后检查提供高度的安全性，因为它识别由锡膏印刷、元件贴装和回流过程引起的错误。
二、ICT测试技术
# |" Q* K* H( _2 h) [    电气测试使用的最基本仪器是在线测试仪（ICT），传统的在线测试仪测量时使用专门的针床与已焊接好的线路板上的元器件接触，并用数百毫伏电压和10毫安以内电流进行分立隔离测试，从而精确地测出所装电阻、电感、电容、二极管、三极管、可控硅、场效应管、集成块等通用和特殊元器件的漏装、错装、参数值偏差、焊点连焊、线路板开短路等故障，并将故障是哪个元件或开短路位于哪个点准确告诉用户。针床式在线测试仪优点是测试速度快，适合于单一品种民用型家电线路板极大规模生产的测试，而且主机价格较便宜。但是随着线路板组装密度的提高，特别是细间距SMT组装以及新产品开发生产周期越来越短，线路板品种越来越多，针床式在线测试仪存在一些难以克服的问题：测试用针床夹具的制作、调试周期长、价格贵；对于一些高密度SMT线路板由于测试精度问题无法进行测试。
; T# y: K* p. M' f    基本的ICT近年来随着克服先进技术局限的技术而改善。例如，当集成电路变得太大以至于不可能为相当的电路覆盖率提供探测目标时，ASIC工程师开发了边界扫描技术。边界扫描(boundary scan)提供一个工业标准方法来确认在不允许探针的地方的元件连接。额外的电路设计到IC内面，允许元件以简单的方式与周围的元件通信，以一个容易检查的格式显示测试结果。
    另一个非矢量技术(vectorlees technique)将交流(AC)信号通过针床施加到测试中的元件。一个传感器板靠住测试中的元件表面压住，与元件引脚框形成一个电容，将信号偶合到传感器板。没有偶合信号表示焊点开路。
9 a2 a, [3 l2 \; U. Q- }    用于大型复杂板的测试程序人工生成很费时费力，但自动测试程序产生(ATPG, automated test program generation)软件的出现解决了这一问题，该软件基于PCBA的CAD数据和装配于板上的元件规格库，自动地设计所要求的夹具和测试程序。虽然这些技术有助于缩短简单程序的生成时间，但高节点数测试程序的论证还是费时和和具有技术挑战性。
3 ~9 \0 w" D/ s$ W三、AXI测试技术
" P! C7 [8 B& }) c& l0 E( }. _    AXI是近几年才兴起的一种新型测试技术。当组装好的线路板（PCBA）沿导轨进入机器内部后，位于线路板上方有一X-Ray发射管，其发射的X射线穿过线路板后被置于下方的探测器（一般为摄象机）接受，由于焊点中含有可以大量吸收X射线的铅，因此与穿过玻璃纤维、铜、硅等其它材料的X射线相比，照射在焊点上的X射线被大量吸收，而呈黑点产生良好图像，使得对焊点的分析变得相当直观，故简单的图像分析算法便可自动且可靠地检验焊点缺陷。AXI技术已从以往的2D检验法发展到目前的3D检验法。前者为透射X射线检验法，对于单面板上的元件焊点可产生清晰的视像，但对于目前广泛使用的双面贴装线路板，效果就会很差，会使两面焊点的视像重叠而极难分辨。而3D检验法采用分层技术，即将光束聚焦到任何一层并将相应图像投射到一高速旋转的接受面上，由于接受面高速旋转使位于焦点处的图像非常清晰，而其它层上的图像则被消除，故3D检验法可对线路板两面的焊点独立成像。
" J( b. D' Y( V    3D X-Ray技术除了可以检验双面贴装线路板外，还可对那些不可见焊点如BGA等进行多层图象“切片”检测，即对BGA焊接连接处的顶部、中部和底部进行彻底检验。同时利用此方法还可测通孔（PTH）焊点，检查通孔中焊料是否充实，从而极大地提高焊点连接质量。
& b1 r* c) F' o% C    ICT测试是目前生产过程中最常用的测试方法，其具有较强的故障能力和较快的测试速度等优点。该技术对于批量大，产品定型的厂家而言，是非常方便、快捷的。但是，对于批量不大，产品多种多样的用户而言，需要经常更换针床，因此不太适合。同时由于目前线路板越来越复杂，传统的电路接触式测试受到了受到了极大限制，通过ICT测试和功能测试很难诊断出缺陷。随着大多数复杂线路板的密度不断增大，传统的测试手段只能不断增加在线测试仪的测试接点数。然而随着接点数的增多，测试编程和针床夹具的成本也呈指数倍上升。开发测试程序和夹具通常需要几个星期的时间，更复杂的线路板可能还要一个多月。另外，增加ICT接点数量会导致ICT测试出错和重测次数的增多。
+ V% N( m$ n' W7 T3 i/ ~    AOI技术则不存在上述问题，它不需要针床，在计算机程序驱动下，摄像头分区域自动扫描PCB，采集图像，测试的焊点与数据库中的合格的参数进行比较，经过图像处理，检查出PCB上缺陷。极短的测试程序开发时间和灵活性是AOI最大的优点。AOI除了能检查出目检无法查出的缺陷外，AOI还能把生产过程中各工序的工作质量以及出现缺陷的类型等情况收集，反馈回来，供工艺控制人员分析和管理。
3 I( ?6 x  x6 S/ `    但AOI系统也存在不足，如不能检测电路错误，同时对不可见焊点的检测也无能为力。并且经过我们的调研，我们发现AOI测试技术在实际应用过程中会会存在一些问题：1）AOI对测试条件要求较高，例如当PCB有翘曲，可能会由于聚焦发生变化导致测试故障，而如果将测试条件放宽，又达不到测试目的。2)AOI靠识别元件外形或文字等来判断元件是否贴错等，若元件类型经常发生变化（如由不同公司提供的元件），这样需要经常更改元件库参数，否则将会导致误判。
; s7 p) v* i2 n    AXI技术是目前一种相对比较成熟的测试技术，其对工艺缺陷的覆盖率很高，通常达97%以上。而工艺缺陷一般要占总缺陷的80%—90%，并可对不可见焊点进行检查，但AXI技术不能测试电路电气性能方面的缺陷和故障。尽管如此，AXI技术在电子通讯行业中的应用前景令人看好，例如上海贝尔、青岛郎讯等都已采用了这一新技术。
/ w: C0 G" k1 |    从目前应用情况来看，采用两种或以上技术相结合的测试策略正成为发展趋势（如图1略所示）。
. c, j2 K; m" o+ q3 w' I因为每一种技术都补偿另一技术的缺点：从将AXI技术和ICT技术结合起来测试的情况来看，一方面，X射线主要集中在焊点的质量。它可确认元件是否存在，但不能确认元件是否正确，方向和数值是否正确。另一方面，ICT可决定元件的方向和数值但不能决定焊接点是否可接受，特别是焊点在封装体底部的元件，如BGA、CSP等。图2为AXI和ICT测试方法检查范围互补图。  
- T# M) ^1 i; c* S9 ?     
8 P; z$ j% m' x1 K9 K5 a    需要特别指出的是随着AXI技术的发展，目前AXI系统和ICT系统可以“互相对话”，这种被称为“AwareTest"的技术能消除两者之间的重复测试部分。通过减小ICT/AXI多余的测试覆盖面可大大减小ICT的接点数量。这种简化的ICT测试只需原来测试接点数的30%就可以保持目前的高测试覆盖范围，而减少ICT测试接点数可缩短ICT测试时间、加快ICT编程并降低ICT夹具和编程费用。在过去的两三年里，采用组合测试技术，特别是AXI/ICT组合测试复杂线路板的情况出现了惊人的增长，而且增长速度还在加快，因为有更多的行业领先生产厂家意识到了这项技术的优点并将其投入使用。

efan00221

根据不同的设备状况，本文只适用部分PCB厂商
2 f/ A  g; O& I% e7 P. A
一．焊盘重叠
4 a% T' @0 W- |　　焊盘（除表面贴装焊盘外）的重叠，也就是孔的重叠放置，在钻孔时会因为在一处多钻孔导致断钻头、导线损伤。
二．图形层的滥用
5 O' S* v7 N: b/ _$ C' K9 G. v　　1. 违反常规设计，如元件面设计在BOTTOM层，焊接面设计在TOP，造成文件编辑时正反面错误导致产品报废。
　　2. PCB板内若有需铣的槽，要用KEEPOUT LAYER 或BOARD LAYER层画出，不应用其它层面或用焊盘填充，避免误铣或漏铣
　　3.双面板如有不需金属化的孔，应另外说明。
& ]/ G+ A3 J) K; ~9 g! a& G三．异型孔
5 E1 V7 j! y6 l8 ~* Y　　若板内有异型孔，用KEEPOUT 层画出一个与孔大小一样的填充区即可。异形孔的长/宽比例应≥2：3：1，宽度应>1mm，否则，钻床在加工异型孔时极易断刀，造成加工困难。
四．字符的放置
; v, p' G. o& [, M( W　　1.字符遮盖焊盘SMD焊片，给印制板的通断测试及元件的焊接带来不便。
8 I8 x5 }. k- j! [+ v# d& i7 N　　2.字符设计的太小，造成丝网印刷的困难，使字符不够清楚。字符高度≥30mil，宽度≥6mil。
; _' F3 D1 o. }$ }五．单面焊盘孔径的设置
　　1.单面焊盘一般不钻孔，若钻孔需标注，其孔径应设计为零。如果设计了数值，这样在产生钻孔数据时，其位就会钻出孔，轻则会影响板面美观，重则板子报废。
- @- J, S( u: W　　2.单面焊盘若要钻孔就要做出特殊标注。
6 S3 |, [8 Q7 _& i& V六．用填充区块画焊盘
* z0 a, z# z2 N' y8 U　　用填充块画焊盘在设计线路时能够通过DRC检查，但对于加工是不行的，因此类焊盘不能直接生成阻焊数据，上阻焊剂时，该填充块区域将被阻焊剂覆盖，导致器件焊接困难。
6 P$ l4 n2 t! E+ f七．设计中的填充块太多或填充块用极细的线填充
　　1． 产生光绘数据有丢失的现象，光绘数据不完全，光绘变形。
6 g: Y& k5 K% x1 y; S; Q$ ?　　2． 因填充块在光绘数据处理时是用线一条一条去画的，因此产生的光绘数据量相当大，增加了数据处理难度。
八．表面贴装器件焊盘太短
% p" O7 p4 T2 E/ M0 ]　　这是对于通断测试而言，对于太密的表面贴装器件，其两脚之间的间距相当小，焊盘也相当细，安装测试须上下（左右）交错位置，如焊盘设计的太短，虽然不影响器件贴装，但会使测试针错不开位。
# z3 A( w) O# B3 }. `3 r" S( ]" D* H4 B九．大面积网格的间距太小
) W2 _$ z/ {3 w! a- ^4 m: [" P) a　　组成大面积网格线同线之间的边缘太小（小于0.30mm），在印制过程中会造成短路。
# g1 {; w% ]/ K% q# R& {十．大面积铜箔距外框的距离太近
9 S8 M, N; H: K% j3 r- [* ~　　大面积铜箔外框应至少保证0.20mm以上的间距，因在铣外形时如铣到铜箔上容易造成铜箔翘及由其引起焊剂脱落问题。
十一．外形边框设计的不明确
5 r. L- {6 \/ }, M. X# k1 t  Y　　有的客户在KEEP LAYER 、BOARD LAYER、TOP OVER LAYER等都设计了外形线且这些外形线不重合，造成成型时很难判断哪一条是外型线。
- A* Q: u# S  n$ x十二．线条的放置
　　两个焊盘之间的连线，不要断断续续的画，如果想加粗线条不要用线条来重复放置，直接改变线条WIDTH即可，这样的话在修改线路的时候易修改。
" Y5 U# d; d) N十三．拼版
　　自动焊接设备的轨道系统有一个夹持PCB板的尺寸范围，一般生产线的夹持范围为：50mm*50mm-460mm*460mm。而小的50mm*50mm的PCB板需设计成拼版形式。
　　Ａ.PCB须有自己的基准点（Mark）有利于焊接设备自动寻位。
" E0 R* u9 V" `　　Ｂ.如果采用V割加工方式其拼版间距应保持在0.3mm，工艺边单条为5mm。
　　Ｃ.对于外形复杂的PCB，拼好后的PCB应尽量保证外形的规则，以便轨道夹持。
/ w8 h+ `- \. r& o* P　　Ｄ.相同的PCB可以拼在一块，不同的PCB也可拼在一块。
4 w$ T2 s% J- h5 B* n　　Ｅ.拼版可采用平排、对排、鸳鸯板的形式。

efan00221

在印制电路板制造过程涉及到工序较多，每道工序都有可能发生质量缺陷，这些质量总是涉及到诸多方面，解决起来比较麻烦，由于产生问题的原因是多方面的，有的是属于化学、机械、板材、光学等等方面。经过几十年的生产实践，结合解决质量总是实际经验和有关的解决技术问题的相应资料，现总结归纳如下：
3 t7 `0 ]: M3 A1 N7 d# B# m# d　　印制电路板制造工序产生缺陷、原因和解决办法

工序 产生缺陷 产生原因 解决方法
4 a9 O' `4 q& `' z. h5 ^; h贴膜 板面膜层有浮泡 板面不干净 检查板面可润性即干净的表面能保持水均匀、连续水膜时间长达1分钟
贴膜温度和压力过低 增加温度和压力
  v5 h( u8 Z$ \+ o1 b  h, r膜层边缘翘起 由于膜层张力太大，致使膜层附着力差 调整压力螺丝
膜层绉缩 膜层与板面接触不良 锁紧压力螺丝
0 J* g& C- n) V7 p8 }5 M; c曝光 解象能力不佳 由于散射光及反射光射达膜层遮盖处 减少曝光时间
! P3 X2 E, V# X+ m曝光过度 减少曝光时间
影象阴阳差；感光度太低 使最小阴阳差比为3:1
0 C. ~4 v$ i& ^底片与板面接触不良 检查抽真空系统
调整后光线强度不足 再进行调整
过热 检查冷却系统
$ W) G0 l# Q$ s: G间歇曝光 连续曝光
干膜存放条件不佳 在黄色光下工作
2 u) z% ]) k5 K5 _显影 显影区上面有浮渣 显影不足，致使无色膜残留在板面上 减速、增加显影时间
$ O$ F$ t! H* |! x3 J& o& e显影液成份过低 调整含量，使达到1.5～2%碳酸钠
8 K' c5 B6 C2 m  W& X显影液内含膜质过多 更换
显影、清洗间隔时间过长 不得超过10分钟
显影液喷射压力不足 清理过滤器和检查喷咀
8 p. m' S2 X9 u2 K& E曝光过度 校正曝光时间
. ]- f: X3 y- J; W) B感光度不当 最大与最小感光度比不得小于3
: @% b- M  w4 N, r0 }膜层变色，表面不光亮 曝光不足，致使膜层聚合作用不充分 增加曝光及烘干时间
& N* i. `. c8 w9 p  w0 B显影过度 减少显影时间，较正温度及冷却系统，检查显影液含量
+ ^6 f) E4 ]( G7 G& I( E膜层从板面上脱落 由于曝光不足或显影过度，致使膜层附着不牢 增加曝光时间、减少显影时间和整正含量
% I- g( K, P, d# f1 X# _, R. j表面不干净 检查表面可润性
, A; ^& z1 y; w3 s" u. a贴膜曝光后，紧接着去显影 贴膜后曝光后至少停留15～30分钟
! }/ ?7 y+ \- {; e( N+ l# n电路图形上有余胶 干膜过期 更换
曝光不足 增加曝光时间
底片表面不干净 检查底片质量
( Y: h$ I6 S5 N  Z4 H, H2 u显影液成份不当 进行调整
0 O0 u; d: a' J; Q7 z8 s显影速度太快 进行调整

efan00221

PCB基本资料一览PCB是英文(Printed Circuie Board)印制线路板的简称。通常把在绝缘材上，按预定设计，制成印制线路、印制元件或两者组合而成的导电图形称为印制电路。而在绝缘基材上提供元器件之间电气连接的导电图形，称为印制线路。这样就把印制电路或印制线路的成品板称为印制线路板，亦称为印制板或印制电路板。
" f' T8 D& ?8 }+ t( x  m+ k
2 S4 l$ g* b, y) c( [! n    PCB几乎我们能见到的电子设备都离不开它，小到电子手表、计算器、通用电脑，大到计算机、通迅电子设备、军用武器系统，只要有集成电路等电子无器件，它们之间电气互连都要用到PCB。它提供集成电路等各种电子元器件固定装配的机械支撑、实现集成电路等各种电子元器件之间的布线和电气连接或电绝缘、提供所要求的电气特性，如特性阻抗等。同时为自动锡焊提供阻焊图形；为元器件插装、检查、维修提供识别字符和图形。

    PCB是如何制造出来的呢？我们打开通用电脑的健盘就能看到一张软性薄膜（挠性的绝缘基材），印上有银白色（银浆）的导电图形与健位图形。因为通用丝网漏印方法得到这种图形，所以我们称这种印制线路板为挠性银浆印制线路板。而我们去电脑城看到的各种电脑主机板、显卡、网卡、调制解调器、声卡及家用电器上的印制电路板就不同了。它所用的基材是由纸基（常用于单面）或玻璃布基（常用于双面及多层），预浸酚醛或环氧树脂，表层一面或两面粘上覆铜簿再层压固化而成。这种线路板覆铜簿板材，我们就称它为刚性板。再制成印制线路板，我们就称它为刚性印制线路板。单面有印制线路图形我们称单面印制线路板，双面有印制线路图形，再通过孔的金属化进行双面互连形成的印制线路板，我们就称其为双面板。如果用一块双面作内层、二块单面作外层或二块双面作内层、二块单面作外层的印制线路板，通过定位系统及绝缘粘结材料交替在一起且导电图形按设计要求进行互连的印制线路板就成为四层、六层印制电路板了，也称为多层印制线路板。现在已有超过100层的实用印制线路板了。
* v6 U% G: N! r
+ ]; d, m6 W- Y' X    PCB的生产过程较为复杂，它涉及的工艺范围较广，从简单的机械加工到复杂的机械加工，有普通的化学反应还有光化学电化学热化学等工艺，计算机辅助设计CAM等多方面的知识。而且在生产过程中工艺问题很多而且会时时遇见新的问题而部分问题在没有查清原因问题就消失了，由于其生产过程是一种非连续的流水线形式，任何一个环节出问题都会造成全线停产或大量报废的后果，印刷线路板如果报废是无法回收再利用的，工艺工程师的工作压力较大，所以许多工程师离开了这个行业转到印刷线路板设备或材料商做销售和技术服务方面的工作。

    为进一认识PCB我们有必要了解一下通常单面、双面印制线路板及普通多层板的制作工艺，于加深对它的了解。

    单面刚性印制板：→单面覆铜板→下料→（刷洗、干燥）→钻孔或冲孔→网印线路抗蚀刻图形或使用干膜→固化检查修板→蚀刻铜→去抗蚀印料、干燥→刷洗、干燥→网印阻焊图形（常用绿油）、UV固化→网印字符标记图形、UV固化→预热、冲孔及外形→电气开、短路测试→刷洗、干燥→预涂助焊防氧化剂（干燥）或喷锡热风整平→检验包装→成品出厂。

    双面刚性印制板：→双面覆铜板→下料→叠板→数控钻导通孔→检验、去毛刺刷洗→化学镀（导通孔金属化）→（全板电镀薄铜）→检验刷洗→网印负性电路图形、固化（干膜或湿膜、曝光、显影）→检验、修板→线路图形电镀→电镀锡（抗蚀镍/金）→去印料（感光膜）→蚀刻铜→（退锡）→清洁刷洗→网印阻焊图形常用热固化绿油（贴感光干膜或湿膜、曝光、显影、热固化，常用感光热固化绿油）→清洗、干燥→网印标记字符图形、固化→（喷锡或有机保焊膜）→外形加工→清洗、干燥→电气通断检测→检验包装→成品出厂。
7 W  d$ d$ X  d# L9 v" J. W
    贯通孔金属化法制造多层板工艺流程→内层覆铜板双面开料→刷洗→钻定位孔→贴光致抗蚀干膜或涂覆光致抗蚀剂→曝光→显影→蚀刻与去膜→内层粗化、去氧化→内层检查→（外层单面覆铜板线路制作、B—阶粘结片、板材粘结片检查、钻定位孔）→层压→数控制钻孔→孔检查→孔前处理与化学镀铜→全板镀薄铜→镀层检查→贴光致耐电镀干膜或涂覆光致耐电镀剂→面层底板曝光→显影、修板→线路图形电镀→电镀锡铅合金或镍/金镀→去膜与蚀刻→检查→网印阻焊图形或光致阻焊图形→印制字符图形→（热风整平或有机保焊膜）→数控洗外形→清洗、干燥→电气通断检测→成品检查→包装出厂。

    从工艺流程图可以看出多层板工艺是从双面孔金属化工艺基础上发展起来的。它除了继了双面工艺外，还有几个独特内容：金属化孔内层互连、钻孔与去环氧钻污、定位系统、层压、专用材料。

3 o6 l8 ]7 H! H4 i- X7 t: J    我们常见的电脑板卡基本上是环氧树脂玻璃布基双面印制线路板，其中有一面是插装元件另一面为元件脚焊接面，能看出焊点很有规则，这些焊点的元件脚分立焊接面我们就叫它为焊盘。为什么其它铜导线图形不上锡呢。因为除了需要锡焊的焊盘等部分外，其余部分的表面有一层耐波峰焊的阻焊膜。其表面阻焊膜多数为绿色，有少数采用黄色、黑色、蓝色等，所以在PCB行业常把阻焊油叫成绿油。其作用是，防止波焊时产生桥接现象，提高焊接质量和节约焊料等作用。它也是印制板的永久性保护层，能起到防潮、防腐蚀、防霉和机械擦伤等作用。从外观看，表面光滑明亮的绿色阻焊膜，为菲林对板感光热固化绿油。不但外观比较好看，便重要的是其焊盘精确度较高，从而提高了焊点的可*性。

% t# F, O: \3 O7 r! G    我们从电脑板卡可以看出，元件的安装有三种方式。一种为传动的插入式安装工艺，将电子元件插入印制线路板的导通孔里。这样就容易看出双面印制线路板的导通孔有如下几种：一是单纯的元件插装孔；二是元件插装与双面互连导通孔；三是单纯的双面导通孔；四是基板安装与定位孔。另二种安装方式就是表面安装与芯片直接安装。其实芯片直接安装技术可以认为是表面安装技术的分支，它是将芯片直接粘在印制板上，再用线焊法或载带法、倒装法、梁式引线法等封装技术互联到印制板上。其焊接面就在元件面上。
. A( R/ G. ^: q$ J7 E6 C$ L! y1 G5 h
1 r4 d  E/ V0 a/ ]+ G9 d表面安装技术有如下优点：
" W1 K2 e9 q2 t# H8 z! e
    1） 由于印制板大量消除了大导通孔或埋孔互联技术，提高了印制板上的布线密度，减少了印制板面积（一般为插入式安装的三分阶之一），同时还可降低印制板的设计层数与成本。
- `6 n# u( `+ E* T* N6 j5 }
3 J: P" S6 u% `8 ?    2） 减轻了重量，提高了抗震性能，采用了胶状焊料及新的焊接技术，提高了产品质量和可*性。

    3） 由于布线密度提高和引线长度缩短，减少了寄生电容和寄生电感，更有利于提高印制板的电参数。
" }& l1 M" C- I; P
# u; d- X, q; F! L4 E    4） 比插装式安装更容易实现自动化，提高安装速度与劳动生产率，相应降低了组装成本。
6 v% Y2 }7 i) T# c7 D
5 ^' X. S+ f" R5 d, Z    从以上的表面安技术就可以看出，线路板技术的提高是隋芯片的封装技术与表面安装技术的提高而提高。现在我们看的电脑板卡其表面粘装率都不断地在上升。实际上这种的线路板再用传动的网印线路图形是无法满足技术要求的了。所以普通高精确度线路板，其线路图形及阻焊图形基本上采用感光线路与感光绿油制作工艺。
- q4 @' A7 C. K- r9 i+ |
% i9 r( G  M" O! N# z1 w  G    随着线路板高密度的发展趋势，线路板的生产要求越来越高，越来越多的新技术应用于线路板的生产，如激光技术，感光树脂等等。以上仅仅是一些表面的肤浅的介绍，线路板生产中还有许多东西因篇幅限制没有说明，如盲埋孔、绕性板、特氟珑板，光刻技术等等。如要深入的研究还需自己努力。
/ z& r7 X& ?+ _% H    印制电路板基板材料基本分类表
/ s" {9 g( \: G( k
    分类材质名称代码特征
. r+ E, j. I% \* l  u  Y3 }# d
    刚性覆铜薄板纸基板酚醛树脂覆铜箔板FR-1经济性，阻燃FR-2高电性，阻燃(冷冲)XXXPC高电性(冷冲)XPC经济性经济性(冷冲)环氧树脂覆铜箔板FR-3高电性，阻燃聚酯树脂覆铜箔板  玻璃布基板玻璃布－环氧树脂覆铜箔板FR-4 耐热玻璃布-环氧树脂覆铜箔板FR-5G11玻璃布-聚酰亚胺树脂覆铜箔板GPY 玻璃布-聚四氟乙烯树脂覆铜箔板  复合材料基板环氧树脂类纸（芯）-玻璃布（面）-环氧树脂覆铜箔板CEM-1，CEM-2(CEM-1阻燃)；(CEM-2非阻燃)玻璃毡（芯）-玻璃布（面）-环氧树脂覆铜箔板CEM3阻燃聚酯树脂类玻璃毡（芯）-玻璃布（面）-聚酯树脂覆铜箔板  玻璃纤维（芯）-玻璃布（面）-聚酯树脂覆铜板  特殊基板金属类基板金属芯型  金属芯型  包覆金属型  陶瓷类基板氧化铝基板  氮化铝基板AIN 碳化硅基板SIC 低温烧制基板  耐热热塑性基板聚砜类树脂  聚醚酮树脂  挠性覆铜箔板聚酯树脂覆铜箔板  聚酰亚胺覆铜箔板

efan00221

现在的CPU等IC的集成度越来越高,外围电路越来越少,IC频率是越来越高，速度也是越
练越快，产品开发者是越来越开心，LAY板子的兄弟们确是越来越郁闷，比如新出的梢微高
档一点的ARM IC现在都要6层板来跑，虽然现做出来的ARM开发板N多，但是真正功能稳定的
又有几家，使用者又怎么知道自己的板子有时候好有时候不行是怎么回事哪，不知者在使用
过程中可能还常常怀疑自己的能力，以下是多年从事射频工作的PCB工程师LAY 6 层板的经
验总结，用来LAY手机射频板稳定性已绰绰有余。现总结出来与大家共享。认为好者扔鲜花
过来，认为不足者扔砖头过来，当然能把您的经验也一起拿出来共享更好
( t4 B, m: F; l5 l, j
8 E) ^1 E8 u0 @' \2 H8 N. T! L
六层板层次安排（第一种）
( V) u  h. r! E; a
     信号层1 －－1 L－－－－－－－－－
+ Q8 F% z6 D7 ~" g* a- S
, J4 p1 \0 k: A# l0 X  _1 d     接地面 －－2 L－－－－－－－－－
" A& U8 K4 {  e/ o
     信号层2 －－－3 L－－－－－－－－－

     信号层3 －－－4 L－－－－－－－－－
2 u7 ^4 k0 E3 x9 j. Y- r& a
     电源面 －－－5 L－－－－－－－－－
0 o# y+ l( t5 t3 L! `
5 x$ ?! b, y% g* F- W9 m: O     信号层4 －－－6 L－－－－－－－－－

* S" r4 w2 x3 Q信号1为最适合布线的信号层；接地面与电源面的地弹噪声会对信号层2与信号层3产生干
% l5 O6 V' Q* h5 ~" i; t0 w8 E扰；信号层2容易受到电源面噪声。

  y/ \3 k% F9 \/ P
5 s+ c1 }+ g. y! NII.六层板层次安排（第二种）
( u/ Y( V, K( d* l# x& E
* x: e; c( q1 p* q" k, Z     信号层1 －－－1 L－－－－－－－－－

     信号层2 －－－2 L－－－－－－－－－

' I2 s+ ^& O: b+ C/ V  E     接地面 －－－3 L－－－－－－－－－

3 z7 Q7 C. B" B+ L2 F1 F$ a     电源面 －－－4 L－－－－－－－－－

     信号层3 －－－5 L－－－－－－－－－
& s; w9 m8 y) J) l
9 P% P+ T* C" U4 q" i! p     信号层4 －－－6 L－－－－－－－－－
  _' K. s% [( [/ {  ]6 A7 C
接地面与电源面相邻可将地弹噪声的共振频率移向高频。


1 Z( d- l0 ^  x
* x3 o  L; t9 p" X  j* ~$ kIII.六层板层次安排（第三种）

     信号层1 －－－1 L－－－－－－－－－
8 R8 X# u0 z9 O1 e6 H
( b$ k0 N! d) B4 j. }2 F     接地面 －－－2 L－－－－－－－－－

     信号层2 －－－3 L－－－－－－－－－
' q" B, n. z0 G6 `- B0 U9 D: N
3 J" r( F: E2 z5 Y                    Fill Material

     电源面 －－－4 L－－－－－－－－－

  G  j6 _9 x" {$ W7 u& r/ E" s% E     接地面 －－－5 L－－－－－－－－－
- F; j- R) l0 o* b* q& ]. C/ \+ g! i
6 u  Z1 w7 |( f: [0 F7 u     信号层3 －－－6 L－－－－－－－－－
( }' u; V. H' i3 [+ _/ t
' p3 s- H. n2 Z5 ]" c5 c9 a每一信号层都与接地面相邻；以较厚的基板隔开电源面与信号层2，避免电源面上噪声耦
7 n( F" n; y% v3 I7 r  }! G$ N# u合。

efan00221

一:要明确设计目标

& R! y- I. t7 X1 z5 U接受到一个设计任务,首先要明确其设计目标,是普通的PCB板、高频PCB板、小信号处理PCB
板还是既有高频率又有小信号处理的PCB板，如果是普通的PCB板,只要做到布局布线合理整
齐,机械尺寸准确无误即可,如有中负载线和长线,就要采用一定的手段进行处理,减轻负载,
长线要加强驱动,重点是防止长线反射。 当板上有超过40MHz的信号线时，就要对这些信号
线进行特殊的考虑，比如线间串扰等问题。如果频率更高一些，对布线的长度就有更严格的
, T! u9 \3 W0 F3 u' x限制，根据分布参数的网络理论，高速电路与其连线间的相互作用是决定性因素，在系统设
计时不能忽略。随着门传输速度的提高，在信号线上的反对将会相应增加，相邻信号线间的
2 S8 E% B# z1 K  N& B串扰将成正比地增加，通常高速电路的功耗和热耗散也都很大，在做高速PCB时应引起足够
8 e4 i7 B" ^# U8 E, G的重视。

- s5 e+ x9 `% \, I6 N8 \当板上有毫伏级甚至微伏级的微弱信号时，对这些信号线就需要特别的关照，小信号由于太
微弱，非常容易受到其它强信号的干扰，屏蔽措施常常是必要的，否则将大大降低信噪比。
% y- c* L& S3 q, m以致于有用信号被噪声淹没，不能有效地提取出来。
0 a: W" y6 O* c" c
0 X0 F. E. O+ h- V9 @4 ^7 O对板子的调测也要在设计阶段加以考虑，测试点的物理位置，测试点的隔离等因素不可忽
: ~9 a; O4 A# E" R& V" w& I7 L' M略，因为有些小信号和高频信号是不能直接把探头加上去进行测量的。
5 x' u7 P+ Z. q( A0 [& N
此外还要考虑其他一些相关因素，如板子层数，采用元器件的封装外形，板子的机械强度
等。在做PCB板子前，要做出对该设计的设计目标心中有数。
8 m# u3 \6 z6 h4 b. f" g3 ^
二。了解所用元器件的功能对布局布线的要求
: ?! g6 A8 v" y. l2 e. c4 X/ T
我们知道，有些特殊元器件在布局布线时有特殊的要求，比如LOTI和APH所用的模拟信号放
大器，模拟信号放大器对电源要求要平稳、纹波小。模拟小信号部分要尽量远离功率器件。
. O6 G5 N& M/ `( d' V' u在OTI板上，小信号放大部分还专门加有屏蔽罩，把杂散的电磁干扰给屏蔽掉。NTOI板上用
, b% `) B! d# ~# B# B的GLINK芯片采用的是ECL工艺，功耗大发热厉害，对散热问题必须在布局时就必须进行特殊
  H( p5 B. C. a. K  ^) s/ W' ^考虑，若采用自然散热，就要把GLINK芯片放在空气流通比较顺畅的地方，而且散出来的热
& \' K/ @4 _3 ^6 i$ u量还不能对其它芯片构成大的影响。如果板子上装有喇叭或其他大功率的器件，有可能对电
源造成严重的污染这一点也应引起足够的重视.
: G& B2 z* q3 l
$ Z. V. Z4 p0 b: m4 z: P三. 元器件布局的考虑

  Q# |) h' [8 i$ R/ a元器件的布局首先要考虑的一个因素就是电性能，把连线关系密切的元器件尽量放在一起，
尤其对一些高速线，布局时就要使它尽可能地短，功率信号和小信号器件要分开。在满足电
9 K" l- A4 l0 s( a1 G$ Q路性能的前提下，还要考虑元器件摆放整齐、美观，便于测试，板子的机械尺寸，插座的位
置等也需认真考虑。
" G5 k+ }: g' H& d- S
高速系统中的接地和互连线上的传输延迟时间也是在系统设计时首先要考虑的因素。信号线
上的传输时间对总的系统速度影响很大，特别是对高速的ECL电路，虽然集成电路块本身速
. d3 B. C$ x0 |  ]/ ]! ~% e度很高，但由于在底板上用普通的互连线（每30cm线长约有2ns的延迟量）带来延迟时间的
增加，可使系统速度大为降低.象移位寄存器，同步计数器这种同步工作部件最好放在同一
) N- K6 p$ t- n块插件板上，因为到不同插件板上的时钟信号的传输延迟时间不相等，可能使移位寄存器产
: ~( L5 t/ U6 }9 L' A8 r" o% A' Z主错误，若不能放在一块板上，则在同步是关键的地方，从公共时钟源连到各插件板的时钟
线的长度必须相等。

( k4 M* m6 ]# L' w- w四，对布线的考虑
7 {" Q$ b: `1 L, |* l; o* u6 `! Z
  E8 ~1 f) M' ]1 f$ e  q5 o随着OTNI和星形光纤网的设计完成，以后会有更多的100MHz以上的具有高速信号线的板子需
要设计，这里将介绍高速线的一些基本概念。
; F: u, D( J% S  }( d9 F4 S
1．传输线
5 n7 B9 ?$ i7 b3 f% J) G: I
: q8 c3 M- K5 Z% o% C! g印制电路板上的任何一条“长”的信号通路都可以视为一种传输线。如果该线的传输延迟时
间比信号上升时间短得多，那么信号上升期间所产主的反射都将被淹没。不再呈现过冲、反
# o9 D' r. T" l' O5 l冲和振铃，对现时大多数的MOS电路来说，由于上升时间对线传输延迟时间之比大得多，所
$ _2 D3 Y3 a, E, X; ?  g: o以走线可长以米计而无信号失真。而对于速度较快的逻辑电路，特别是超高速ECL

" r6 ]! m+ F( h! {: I% v2 |) h  Z9 W集成电路来说，由于边沿速度的增快，若无其它措施，走线的长度必须大大缩短，以保持信
号的完整性。

有两种方法能使高速电路在相对长的线上工作而无严重的波形失真，TTL对快速下降边沿采
1 o  V* ~) T' N: k  D6 x, ~) z用肖特基二极管箝位方法，使过冲量被箝制在比地电位低一个二极管压降的电平上，这就减
  ~" f3 E+ s; v. ^. b: @少了后面的反冲幅度，较慢的上升边缘允许有过冲，但它被在电平“H”状态下电路的相对
; Q0 C  o+ j5 r) p9 s* l7 P高的输出阻抗（50～80Ω）所衰减。此外，由于电平“H”状态的抗扰度较大，使反冲问题
并不十分突出，对HCT系列的器件，若采用肖特基二极管箝位和串联电阻端接方法相结合，
; U; B% u6 H( s- b  r& g& Q7 u其改善的效果将会更加明显。

3 r9 F* R+ e  ?3 ~. P; `当沿信号线有扇出时，在较高的位速率和较快的边沿速率下，上述介绍的TTL整形方法显得
有些不足。因为线中存在着反射波，它们在高位速率下将趋于合成，从而引起信号严重失真
和抗干扰能力降低。因此，为了解决反射问题，在ECL系统中通常使用另外一种方法：线阻
( D& G/ k' }3 g2 k6 D. L抗匹配法。用这种方法能使反射受到控制，信号的完整性得到保证。
9 ~8 ]7 b# b# s( L
严格他说，对于有较慢边沿速度的常规TTL和CMOS器件来说，传输线并不是十分需要的.对有
较快边沿速度的高速ECL器件，传输线也不总是需要的。但是当使用传输线时，它们具有能
预测连线时延和通过阻抗匹配来控制反射和振荡的优点。1

决定是否采用传输线的基本因素有以下五个。它们是： （1）系统信号的沿速率， （2）连
5 E$ l) E7 z" N5 o1 u. ]1 R线距离 （3）容性负载(扇出的多少)， （4）电阻性负载（线的端接方式）； （5）允许的
: j+ o! L+ f0 P2 }4 N5 O; ^反冲和过冲百分比（交流抗扰度的降低程度）。

/ P. X) B( z9 z2．传输线的几种类型
% V# d* w3 {( r- L; {" {
0 U4 q, ^6 ]- g0 D) `(1) 同轴电缆和双绞线：它们经常用在系统与系统之间的连接。同轴电缆的特性阻抗通常有
& x+ Q  y7 A7 R5 Z+ {6 J50Ω和75Ω，双绞线通常为110Ω。

4 }! W) s( c2 \( {2 X（2）印制板上的微带线
2 W8 ?7 W0 J" S' s
微带线是一根带状导(信号线)．与地平面之间用一种电介质隔离开。如果线的厚度、宽度以
及与地平面之间的距离是可控制的，则它的特性阻抗也是可以控制的。微带线的特性阻抗Z0
为：
( J6 M# p! o& q, w3 M  i5 v' z
+ w: j! S$ ?3 `, i$ x, {
# P3 S, T# V% x$ q9 {% d式中：【Er为印制板介质材料的相对介电常数

) [0 Q- ^% V& o! n: h( M7 u; t8 b6为介电质层的厚度

W为线的宽度
5 h5 M( j: ^% |7 e  F+ z" r0 K
  S6 G3 g  u/ u; |# @: x) V7 W6 K( a1 o% Ot为线的厚度
" o/ ~! d2 A& z/ s8 j
/ G4 z. h; |  ?6 {单位长度微带线的传输延迟时间，仅仅取决于介电常数而与线的宽度或间隔无关。

(3)印制板中的带状线
: {0 w. R+ B# h# f4 W
# S2 p* \  ?5 O7 d8 j6 s6 Y带状线是一条置于两层导电平面之间的电介质中间的铜带线。如果线的厚度和宽度、介质的
: q: Z( q: w+ V$ n介电常数以及两层导电平面间的距离是可控的，那么线的特性阻抗也是可控的，带状线的特
性阻抗乙为:
1 ~+ ]8 s' k- j8 Q" E5 q

& J/ H: p& Y9 F* i式中：b是两块地线板间的距离

3 s+ @) ^  q$ YW为线的宽度

: l' J& w+ P8 v( \* ~7 Vt为线的厚度

同样，单位长度带状线的传输延迟时间与线的宽度或间距是无关的；仅取决于所用介质的相
对介电常数。
4 F$ k8 h# B0 R6 |6 U
! L4 F" R0 r6 e) ^' ^4 y3．端接传输线

在一条线的接收端用一个与线特性阻抗相等的电阻端接，则称该传输线为并联端接线。它主
$ b, X) j& E1 x& r+ h要是为了获得最好的电性能，包括驱动分布负载而采用的。

/ r2 m3 k# |$ n9 `. U1 K有时为了节省电源消耗，对端接的电阻上再串接一个104电容形成交流端接电路，它能有效
6 T& ?# Y; i1 u5 }! Q; [+ u地降低直流损耗。
2 e- y, L! R9 |  E! N3 s
在驱动器和传输线之间串接一个电阻，而线的终端不再接端接电阻，这种端接方法称之为串
联端接。较长线上的过冲和振铃可用串联阻尼或串联端接技术来控制.串联阻尼是利用一个
与驱动门输出端串联的小电阻（一般为10～75Ω）来实现的.这种阻尼方法适合与特性阻抗
$ H- n# D+ x8 R来受控制的线相联用(如底板布线，无地平面的电路板和大多数绕接线等。

4 K8 y0 ?& A; R! k" f6 y( E( [% `串联端接时串联电阻的值与电路（驱动门）输出阻抗之和等于传输线的特性阻抗.串联联端
接线存在着只能在终端使用集总负载和传输延迟时间较长的缺点.但是，这可以通过使用多
8 C- t6 j5 `- i% U余串联端接传输线的方法加以克服。

# n' g' D$ b( j. _4．非端接传输线

如果线延迟时间比信号上升时间短得多，可以在不用串联端接或并联端接的情况下使用传输
0 Q! S5 K' d% y' M线，如果一根非端接线的双程延迟（信号在传输线上往返一次的时间）比脉冲信号的上升时
3 C5 L) E( I7 ]7 c# g间短，那么由于非端接所引起的反冲大约是逻辑摆幅的15％。最大开路线长度近似为：
/ L0 o$ g- h& t/ R4 J1 A( t
Lmax＜tr/2tpd

式中：tr为上升时间

tpd为单位线长的传输延迟时间
3 I& d5 V( O7 [- g4 v
5．几种端接方式的比较

并联端接线和串联端接线都各有优点，究竟用哪一种，还是两种都用，这要看设计者的爱好
和系统的要求而定。 并联端接线的主要优点是系统速度快和信号在线上传输完整无失真。
长线上的负载既不会影响驱动长线的驱动门的传输延迟时间，又不会影响它的信号边沿速
, e; ], x, G0 f% P度，但将使信号沿该长线的传输延迟时间增大。在驱动大扇出时，负载可经分支短线沿线分
/ H8 O6 ^" Y+ l& q. _布，而不象串联端接中那样必须把负载集总在线的终端。
( E) C( O4 h2 k* s5 P2 w( E
; D  d$ p" \7 ?' ?串联端接方法使电路有驱动几条平行负载线的能力，串联端接线由于容性负载所引起的延迟
, }- {# c. q7 G5 ?时间增量约比相应并联端接线的大一倍，而短线则因容性负载使边沿速度放慢和驱动门延迟
时间增大，但是，串联端接线的串扰比并联端接线的要小，其主要原因是沿串联端接线传送
4 d; ?. n2 A+ y9 t! u. h的信号幅度仅仅是二分之一的逻辑摆幅，因而开关电流也只有并联端接的开关电流的一半，
信号能量小串扰也就小。

$ m1 i8 j( v/ X1 \二PCB板的布线技术

做PCB时是选用双面板还是多层板，要看最高工作频率和电路系统的复杂程度以及对组装密
( s+ }4 a! |' `8 _& n& W- F度的要求来决定。在时钟频率超过200MHZ时最好选用多层板。如果工作频率超过350MHz，最
+ ]3 G8 g$ A) n- O5 r# I% m好选用以聚四氟乙烯作为介质层的印制电路板，因为它的高频衰耗要小些，寄生电容要小
" e! y+ z$ P( X& C* P8 N些，传输速度要快些，还由于Z0较大而省功耗，对印制电路板的走线有如下原则要求
. y% e( ?" j* Q* I( z
（1）所有平行信号线之间要尽量留有较大的间隔，以减少串扰。如果有两条相距较近的信
1 [- o- e2 P0 D/ D; a# V, N号线，最好在两线之间走一条接地线，这样可以起到屏蔽作用。

- `' Y7 Q  W2 u( q1 e(2) 设计信号传输线时要避免急拐弯，以防传输线特性阻抗的突变而产生反射，要尽量设计
成具有一定尺寸的均匀的圆弧线。
# |+ @  l$ [$ b3 w8 u- B
印制线的宽度可根据上述微带线和带状线的特性阻抗计算公式计算，印制电路板上的微带线
! D8 j) v9 o. w% V1 j0 r的特性阻抗一般在50～120Ω之间。要想得到大的特性阻抗，线宽必须做得很窄。但很细的
线条又不容易制作。综合各种因素考虑，一般选择68Ω左右的阻抗值比较合适，因为选择68
Ω的特性阻抗，可以在延迟时间和功耗之间达到最佳平衡。一条50Ω的传输线将消耗更多的
, S. ?$ u+ [/ J; H' e功率；较大的阻抗固然可以使消耗功率减少，但会使传输延迟时间憎大。由于负线电容会造
- \6 a  ]( ?, M& W成传输延迟时间的增大和特性阻抗的降低。但特性阻抗很低的线段单位长度的本征电容比较
) [; J4 W+ K) t9 }  ]大，所以传输延迟时间及特性阻抗受负载电容的影响较小。具有适当端接的传输线的一个重
: P" t" R& o% [# Z; c* {要特征是，分枝短线对线延迟时间应没有什么影响。当Z0为50Ω时。分枝短线的长度必须限
5 x$ z! o# A5 L5 u制在2．5cm以内．以免出现很大的振铃。

（4）对于双面板（或六层板中走四层线）．电路板两面的线要互相垂直，以防止互相感应
产主串扰。
2 s# C4 a2 _7 U1 D2 f, w2 s
4 L: W2 J! y6 [# V（5）印制板上若装有大电流器件，如继电器、指示灯、喇叭等，它们的地线最好要分开单
独走，以减少地线上的噪声，这些大电流器件的地线应连到插件板和背板上的一个独立的地
总线上去，而且这些独立的地线还应该与整个系统的接地点相连接。
6 w2 S, |' h5 r$ u: F
9 A2 r  M2 U* U+ X" P* z6 ]（6）如果板上有小信号放大器，则放大前的弱信号线要远离强信号线，而且走线要尽可能
地短，如有可能还要用地线对其进行屏蔽。

efan00221

PCB组装检测技术！！！